Seminar barebox – PBL, Multi-Image und BootROM-Integration

Seminar / Training

Die früheste Bootphase arbeitet unter engen Vorgaben von BootROM, Speicher und Imageformat. Das Seminar vertieft den PBL, frühe Initialisierung, Relokation, Dekompression, Multi-Image-Auswahl und die Erzeugung SoC-konformer Startartefakte.

Inhaltsübersicht

  • Zielsetzung
  • Zielgruppe
  • Voraussetzungen
  • Seminarinhalte
  • Praxisübungen
  • Methodik

Zielsetzung

  • BootROM-Anforderungen und PBL-Aufgaben für eine Plattform ableiten
  • frühen Code mit minimalen Abhängigkeiten implementieren und diagnostizieren
  • mehrere Boards oder Varianten in einem Multi-Image kontrolliert auswählen
  • Imageheader, Adressen, Größen und Übergaben reproduzierbar prüfen

Zielgruppe

Erfahrene BSP-Entwickler, Board-Portierer und SoC-Integratoren.

Voraussetzungen

Sichere C- und Assemblergrundlagen, Linker- und Speicherkenntnisse sowie Erfahrung mit barebox-Build und Device Tree.

Seminarinhalte

  1. Schritt 1: BootROM-Vertrag analysieren

    Der Abschnitt ordnet „BootROM-Vertrag analysieren“ in den Gesamtprozess ein. Zunächst werden Voraussetzungen und Abhängigkeiten erfasst. Danach werden die Arbeitspunkte am System umgesetzt, geprüft und mit eindeutigen Abbruchkriterien dokumentiert.

    • Bootquellen und Fallbackreihenfolge
    • Imageheader und Prüffelder
    • interner RAM und maximale Ladegröße
  2. Schritt 2: PBL-Ausführungsumgebung aufbauen

    Ausgehend von einem definierten Ausgangszustand wird „PBL-Ausführungsumgebung aufbauen“ schrittweise aufgebaut. Konfiguration, Laufzeitverhalten und typische Fehlersignale werden miteinander verglichen. Der fertige Ablauf bleibt reproduzierbar und für weitere Projektphasen verwendbar.

    • Assembler-Entry und C-Übergang
    • Stack und BSS
    • frühe Konsole oder alternative Signalisierung
  3. Schritt 3: Takte, Pinmux und Speicher initialisieren

    Im Mittelpunkt steht „Takte, Pinmux und Speicher initialisieren“. Die zugehörigen Daten, Ressourcen und Zustandsübergänge werden sichtbar gemacht, anschließend praktisch verändert und danach gegen den erwarteten Sollzustand validiert.

    • Taktquelle und Resetstatus
    • UART- und Bootmedien-Pins
    • DRAM-Controller und Training
  4. Schritt 4: Relokation und Dekompression nachvollziehen

    Für „Relokation und Dekompression nachvollziehen“ wird eine feste Prüfreihenfolge verwendet. Jeder Teilschritt erhält Eingangsdaten, eine konkrete Aktion, erwartete Ausgaben und einen definierten Fehlerpfad. Dadurch entstehen belastbare Diagnose- und Integrationsschritte.

    • Linkadresse und Laufadresse
    • komprimiertes und entpacktes Image
    • Cache, MMU und Synchronisation
  5. Schritt 5: Board- und Variantenerkennung gestalten

    Der Abschnitt ordnet „Board- und Variantenerkennung gestalten“ in den Gesamtprozess ein. Zunächst werden Voraussetzungen und Abhängigkeiten erfasst. Danach werden die Arbeitspunkte am System umgesetzt, geprüft und mit eindeutigen Abbruchkriterien dokumentiert.

    • EEPROM, GPIO oder SoC-ID
    • Fallback bei unbekannter Variante
    • Trennung von Erkennung und Boardcode
  6. Schritt 6: Multi-Image zusammensetzen

    Ausgehend von einem definierten Ausgangszustand wird „Multi-Image zusammensetzen“ schrittweise aufgebaut. Konfiguration, Laufzeitverhalten und typische Fehlersignale werden miteinander verglichen. Der fertige Ablauf bleibt reproduzierbar und für weitere Projektphasen verwendbar.

    • Imageeinträge und Boardzuordnung
    • eingebettete DTBs
    • Größen- und Alignmentkontrollen
  7. Schritt 7: SoC-spezifischen Container erzeugen

    Im Mittelpunkt steht „SoC-spezifischen Container erzeugen“. Die zugehörigen Daten, Ressourcen und Zustandsübergänge werden sichtbar gemacht, anschließend praktisch verändert und danach gegen den erwarteten Sollzustand validiert.

    • Konvertierungs- und Signierschritt
    • Lade- und Eintrittsadressen
    • Prüfsumme, Hash oder Signatur
  8. Schritt 8: Frühe Fehler und Recovery behandeln

    Für „Frühe Fehler und Recovery behandeln“ wird eine feste Prüfreihenfolge verwendet. Jeder Teilschritt erhält Eingangsdaten, eine konkrete Aktion, erwartete Ausgaben und einen definierten Fehlerpfad. Dadurch entstehen belastbare Diagnose- und Integrationsschritte.

    • reduziertes PBL-Testimage
    • JTAG oder OpenOCD
    • BootROM-Download- oder USB-Modus

Praxisübungen

  • BootROM-Anforderungen eines Beispiel-SoC in eine Prüfliste übertragen
  • PBL-Speicherplan mit Relokation und Dekompression erstellen
  • Variantenerkennung mit definiertem Fallback entwerfen
  • Multi-Image für mehrere Boards konfigurieren
  • frühen Fehler ohne reguläre Konsole diagnostizieren

Methodik

Die drei Tage folgen einer zusammenhängenden Fallstudie. Grundlagen, Implementierung und negative Tests werden nacheinander aufgebaut. Zwischenstände bleiben lauffähig und bilden die Ausgangsbasis für den jeweils folgenden Arbeitsschritt.

Fachbereichsleiter / Leiter der Trainer / Ihre Ansprechpartner

Seminardetails

   
Dauer: 3 Tage ca. 6 h/Tag, Beginn 1. Tag: 10:00 Uhr, weitere Tage 09:00 Uhr
Preis: Öffentlich oder Live Stream: € 1.797 zzgl. MwSt.
Inhaus: € 5.100 zzgl. MwSt.
Teilnehmeranzahl: min. 2 - max. 8
Teilnehmer: Erfahrene BSP-Entwickler, Board-Portierer und SoC-Integratoren.
Voraussetzungen: Sichere C- und Assemblergrundlagen, Linker- und Speicherkenntnisse sowie Erfahrung mit barebox-Build und Device Tree.
Standorte: Stream Live, Inhaus/Firmenseminar, Berlin, Bremen, Darmstadt, Dresden, Erfurt, Essen, Flensburg, Frankfurt, Freiburg, Friedrichshafen, Hamburg, Hamm, Hannover, Jena, Kassel, Köln, Konstanz, Leipzig, Luxemburg, Magdeburg, Mainz, München, Münster, Nürnberg, Paderborn, Potsdam, Regensburg, Rostock, Stuttgart, Trier, Ulm, Wuppertal, Würzburg
Methoden: Vortrag, Demonstrationen, praktische Übungen am System
Seminararten: Öffentlich, Webinar, Inhouse, Workshop - Alle Seminare mit Trainer vor Ort, Webinar nur wenn ausdrücklich gewünscht
Durchführungsgarantie: ja, ab 2 Teilnehmern
Sprache: Deutsch - bei Firmenseminaren ist auch Englisch möglich
Seminarunterlage: Dokumentation auf Datenträger oder als Download
Teilnahmezertifikat: ja, selbstverständlich
Verpflegung: Kalt- / Warmgetränke, Mittagessen (wahlweise vegetarisch)
Support: 3 Anrufe im Seminarpreis enthalten
Barrierefreier Zugang: an den meisten Standorten verfügbar
  Weitere Informationen unter + 49 (221) 74740055

Seminartermine

Die Ergebnissliste kann durch Anklicken der Überschrift neu sortiert werden.

Seminar Startdatum Enddatum Ort Dauer
Leipzig 3 Tage
Hamm 3 Tage
Rostock 3 Tage
Hamburg 3 Tage
Luxemburg 3 Tage
Hannover 3 Tage
Stuttgart 3 Tage
Dresden 3 Tage
Madgeburg 3 Tage
Regensburg 3 Tage
Jena 3 Tage
Trier 3 Tage
München 3 Tage
Friedrichshafen 3 Tage
Kassel 3 Tage
Ulm 3 Tage
Münster 3 Tage
Nürnberg 3 Tage
Köln 3 Tage
Wuppertal 3 Tage
Bremen 3 Tage
Berlin 3 Tage
Mainz 3 Tage
Erfurt 3 Tage
Darmstadt 3 Tage
Frankfurt 3 Tage
Paderborn 3 Tage
Essen 3 Tage
Konstanz 3 Tage
Freiburg 3 Tage
Potsdam 3 Tage
Flensburg 3 Tage
Hamburg 3 Tage
Leipzig 3 Tage
Hamm 3 Tage
Rostock 3 Tage
Dresden 3 Tage
Luxemburg 3 Tage
Hannover 3 Tage
Stuttgart 3 Tage
Nach oben
Seminare als Stream SRI zertifiziert
© 2026 www.seminar-experts.de All rights reserved. | Kontakt | Impressum | Nach oben