Seminar CHIPSEC – Memory Map, MMIO, PCI und MSR untersuchen

Das zweitägige Seminar verbindet physische Speicherkarte, PCI-Konfigurationsraum, MMIO-Bereiche und Model Specific Registers zu einer konsistenten Plattformanalyse. Zwei Tage sind erforderlich, weil mehrere Adressierungsmodelle, Lock-Zustände und plattformspezifische Abweichungen gemeinsam verifiziert werden.

Inhaltsübersicht

• Lernziele und fachliche Einordnung
• Schrittweise Seminarinhalte
• Praxisübungen und Laborszenarien
• Zielgruppe und Voraussetzungen
• Didaktik und Arbeitsweise

Lernziele

• Physische Speicherbereiche, reservierte Zonen und Remapping-Zustände erfassen.
• PCI-Geräte, BARs, MMCONFIG und MMIO-Register korrekt zuordnen.
• MSR und registerbasierte Sicherheitskontrollen über mehrere CPUs vergleichen.
• Überlappungen, offene Konfigurationspfade und fehlende Locks erkennen.
• Eine konsistente Speicher- und Registerbaseline erstellen.

Schrittweise Seminarinhalte

1. Adressräume und Plattformkarte

Schwerpunkt: physische und virtuelle Adressen, PCI-Konfigurationsraum, MMCONFIG, MMIO, I/O, MSR, reservierte Bereiche und Firmwarezuordnung.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „Adressräume und Plattformkarte“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von physische und virtuelle Adressen, PCI-Konfigurationsraum, MMCONFIG, MMIO, I/O, MSR, reservierte Bereiche und Firmwarezuordnung erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis ein vollständiges Adressraum- und Datenflussmodell erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

2. Memory Map und Remapping

Schwerpunkt: DRAM-Grenzen, TOLUD, TOUUD, TSEG, SMRAM, PCI-Holes, Remapping, Lock-Zustände und Abgleich mit Betriebssystemdaten.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „Memory Map und Remapping“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von DRAM-Grenzen, TOLUD, TOUUD, TSEG, SMRAM, PCI-Holes, Remapping, Lock-Zustände und Abgleich mit Betriebssystemdaten erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis eine validierte physische Speicherkarte erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

3. PCI-Konfiguration und BARs

Schwerpunkt: Enumeration, Header, Capabilities, Base Address Registers, Größenbestimmung, Enable-Bits, Gerätetreiberkontext und unbekannte Geräte.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „PCI-Konfiguration und BARs“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von Enumeration, Header, Capabilities, Base Address Registers, Größenbestimmung, Enable-Bits, Gerätetreiberkontext und unbekannte Geräte erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis ein detailliertes PCI- und BAR-Inventar erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

4. MMIO-Register und Controls

Schwerpunkt: benannte BARs, Registerfelder, Lock-Bits, Rohwerte, Endianness, Seitengrenzen, sichere Lesezugriffe und Plausibilitätskontrolle.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „MMIO-Register und Controls“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von benannte BARs, Registerfelder, Lock-Bits, Rohwerte, Endianness, Seitengrenzen, sichere Lesezugriffe und Plausibilitätskontrolle erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis einen nachvollziehbaren MMIO-Prüfbericht erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

5. MSR und Mehrprozessorvergleich

Schwerpunkt: CPU-Auswahl, Feature-Control, Memory-Type-Kontext, Sicherheitsregister, Konsistenz über Threads und Fehlerfälle.

1. Prüfziel, Plattformzustand, Schutzbedarf und sichere Grenzen für „MSR und Mehrprozessorvergleich“ festlegen.
2. Relevante Artefakte, Register, Tabellen und Abhängigkeiten anhand von CPU-Auswahl, Feature-Control, Memory-Type-Kontext, Sicherheitsregister, Konsistenz über Threads und Fehlerfälle erfassen und ordnen.
3. Geeignete CHIPSEC-Module und read-only Utility-Abfragen schrittweise ausführen; Änderungen bleiben freigegebenen Laborfällen vorbehalten.
4. Ausgaben, Werte, Locks und Fehlerverhalten durch Vergleich, Plausibilitätskontrolle sowie Positiv- und Negativfälle validieren.
5. Als Arbeitsergebnis eine konsistente MSR-Baseline erstellen, Befunde priorisieren und konkrete Retestkriterien festlegen.

6. Korrelation, Findings und Retest

Schwerpunkt: Überlappungen, ungeschützte Bereiche, inkonsistente Sichtweisen, Firmwareupdate, Betriebssystemeinfluss, Evidenz und erneute Prüfung.

1. Zielzustand, Verantwortlichkeiten, Aussagegrenzen und Kontrollkriterien für „Korrelation, Findings und Retest“ festlegen.
2. Benötigte Evidenz und Entscheidungsdaten anhand von Überlappungen, ungeschützte Bereiche, inkonsistente Sichtweisen, Firmwareupdate, Betriebssystemeinfluss, Evidenz und erneute Prüfung in einer prüfbaren Struktur erfassen.
3. Technische Ergebnisse nach Ursache, Auswirkung, Reichweite und Verlässlichkeit bewerten.
4. Maßnahmen, Ausnahmen, Freigaben und Retestkriterien mit Positiv- und Negativfällen operationalisieren.
5. Als Arbeitsergebnis ein integriertes Speicher- und Register-Runbook dokumentieren, fachlich abnehmen und in den Regelprozess überführen.

Praxisübungen und Laborszenarien

• Erstellung einer physischen Speicherkarte aus mehreren Informationsquellen.
• Zuordnung von PCI-Geräten, BARs und MMIO-Bereichen.
• Read-only Analyse ausgewählter MMIO-Register und Lock-Bits.
• MSR-Vergleich über mehrere logische Prozessoren und Baselinebildung.

Zielgruppe und Voraussetzungen

Zielgruppe: Hardware Security, Firmware Engineering, Kernel- und Treiberentwicklung, Plattformdiagnose und technische Revision.

Voraussetzungen: Grundkenntnisse in x86-Adressierung, PCIe und Registern; sichere CHIPSEC- und Kommandozeilenbedienung.

Didaktik und Arbeitsweise

Die Analyse wechselt zwischen logischem Adressraummodell und konkreten Read-only-Messungen. Jede Messung wird mit mindestens einer zweiten Informationsquelle plausibilisiert, bevor ein Finding formuliert wird.