RA-Sentinel ist ein verteiltes technisches System aus RF-Frontend, Digitalisierungsstufe, FPGA-Logik, Steuerungs- und Kommunikationskomponenten. Ein reproduzierbarer Aufbau und eine kontrollierte Inbetriebnahme sind deshalb entscheidend, um belastbare Ergebnisse aus der Erkennungskette zu erhalten. Das Seminar vermittelt einen vollständigen Bring-up-Prozess für RA-Sentinel. Dazu gehören die Vorbereitung der Baugruppen, die Kontrolle von Versorgung, Taktung und Schnittstellen, die Initialisierung der Steuerungskomponenten, die Einspielung der relevanten Firmware- und FPGA-Stände sowie die technische Verifikation vom ersten Einschalten bis zur plausiblen Systemfunktion.
Zielgruppe
Das Seminar richtet sich an technische Teams, die RA-Sentinel erstmals in Betrieb nehmen, interne Demonstrations- und Testumgebungen aufbauen oder einen Prototypen in ein reproduzierbares Labor-Setup überführen müssen.
Vorkenntnisse
Empfohlen werden praktische Kenntnisse in Board-Inbetriebnahme, Spannungsversorgung, Takt- und Schnittstellenthemen, Ethernet-Grundlagen sowie im Umgang mit Build- und Flash-Prozessen für Embedded- und FPGA-nahe Systeme.
Themenschwerpunkte
- Systematische Vorbereitung von Hardware, Zubehör, Build-Ständen und Prüfschritten für eine reproduzierbare Inbetriebnahme
- Prüfung von Versorgung, Clocking, LVDS-Pfaden, Ethernet-Anbindung und Reset-Verhalten
- Rolle von RF-Frontend, ADC, FPGA, Backend-Board und Embedded Control Unit im Bring-up
- Einspielen und Zuordnen von Bitstreams, Firmware-Ständen und Konfigurationsparametern
- Validierung der Signalpfade vom RF-Eingang bis zu Status-, Statistik- und Konfigurationsdaten
- Nutzung von Diagnoseinformationen aus Oberfläche, Netzwerk und seriellen bzw. technischen Prüfschnittstellen
- Typische Fehlerbilder bei Taktung, Initialisierung, Netzwerkerkennung, Konfigurationsständen und Messkette
- Aufbau eines standardisierten Fehlersuchschemas für Labor, Pilot und wiederkehrende Tests
Praxisanteil
Der Praxisanteil umfasst Bring-up-Checklisten, Prüfabläufe für Systemzustände, die Bewertung typischer Fehlerursachen und eine schrittweise Fehlerisolierung über RF-Frontend, FPGA-Logik, ECU und Netzwerkzugang.
Seminardetails
| Dauer: | 3 Tage ca. 6 h/Tag, Beginn 1. Tag: 10:00 Uhr, weitere Tage 09:00 Uhr |
| Preis: |
Öffentlich oder Live Stream: € 1.797 zzgl. MwSt. Inhaus: € 5.100 zzgl. MwSt. |
| Teilnehmeranzahl: | min. 2 - max. 8 |
| Teilnehmer: | Laboringenieure, Integratoren, Embedded- und FPGA-Teams, Testverantwortliche, Prototypen- und Pilotteams |
| Voraussetzungen: | Grundlagen in Elektronik, digitalen Schnittstellen, Embedded-Systemen und technischer Fehlersuche |
| Standorte: | Stream Live, Inhaus/Firmenseminar, Berlin, Bremen, Darmstadt, Dresden, Erfurt, Essen, Flensburg, Frankfurt, Freiburg, Friedrichshafen, Hamburg, Hamm, Hannover, Jena, Kassel, Köln, Konstanz, Leipzig, Luxemburg, Magdeburg, Mainz, München, Münster, Nürnberg, Paderborn, Potsdam, Regensburg, Rostock, Stuttgart, Trier, Ulm, Wuppertal, Würzburg |
| Methoden: | Vortrag, Demonstrationen, praktische Übungen am System |
| Seminararten: | Öffentlich, Webinar, Inhaus, Workshop - Alle Seminare mit Trainer vor Ort, Webinar nur wenn ausdrücklich gewünscht |
| Durchführungsgarantie: | ja, ab 2 Teilnehmern |
| Sprache: | Deutsch - bei Firmenseminaren ist auch Englisch möglich |
| Seminarunterlage: | Dokumentation auf Datenträger oder als Download |
| Teilnahmezertifikat: | ja, selbstverständlich |
| Verpflegung: | Kalt- / Warmgetränke, Mittagessen (wahlweise vegetarisch) |
| Support: | 3 Anrufe im Seminarpreis enthalten |
| Barrierefreier Zugang: | an den meisten Standorten verfügbar |
| Weitere Informationen unter + 49 (221) 74740055 |
Seminartermine
Die Ergebnissliste kann durch Anklicken der Überschrift neu sortiert werden.
